Diseñe un programa de lógica de escalera de PLC eficiente que muestre la entrada analógica (I:1.0) a una velocidad de 2 Hz y envíe el valor promedio a la salida analógica O:1.0 una vez cada dos segundos.
Lógica de escalera de muestreo de entrada analógica de PLC
